|
HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計
深山正幸 ほか著
[目次]
- 第1章 VLSI設計の概略
- 第2章 HDLを用いたトップダウン設計
- 第3章 RTL記述のためのHDL構文と意味
- 第4章 RTL部品のHDLによる記述
- 第5章 論理合成技術
- 第6章 検証技術
- 第7章 HDLによる8ビットCPU設計
「BOOKデータベース」より
|
書名 |
HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計 |
著作者等 |
北川 章夫
深山 正幸
秋田 純一
鈴木 正國
鈴木 正国
|
書名ヨミ |
HDL ニ ヨル VLSI セッケイ : VerilogHDL ト VHDL ニ ヨル CPU セッケイ |
出版元 |
共立 |
刊行年月 |
1999.6 |
ページ数 |
201p |
大きさ |
24cm |
ISBN |
4320029348
|
NCID |
BA42033178
※クリックでCiNii Booksを表示
|
全国書誌番号
|
99104229
※クリックで国立国会図書館サーチを表示
|
言語 |
日本語 |
出版国 |
日本 |
この本を:
|
件が連想されています
|